Segundo analistas da SemiAnalysis, o Google está colaborando com a AMD no desenvolvimento da décima geração de TPUs (Unidades de Processamento de Tensor) da AMD.

"Os rumores do mercado sugerem que o Google está trabalhando com a AMD em um projeto de TPU da geração v10", segundo um relatório da empresa de pesquisa compartilhado nas redes sociais. "O envolvimento da AMD seria o primeiro efetivo em um projeto de ASIC personalizado para IA, apesar de a empresa já dispor de uma equipe dedicada ao desenvolvimento de circuitos integrados personalizados".

A publicação continuava, referindo que "a AMD possui uma forte propriedade intelectual, especialmente em embalagem avançada e SoIC. Além disso, a propriedade intelectual da CPU também poderá ser um atrativo, uma vez que a Google e seus clientes apostam em TPUs com núcleos de CPU integrados no pacote para cargas de trabalho de RL (aprendizagem por reforço)".

O rumor foi divulgado em paralelo a dados de mercado da SemiAnalysis, que indicavam "uma produção de TPUs no segundo semestre de 2026 inferior às expectativas anteriores", o que a empresa atribuiu a desafios no aumento da capacidade de embalagem avançada CoWoS-S (Chip-on-Wafer-on-Substrate-Silicon).

"Para 2027, prevemos também uma produção de TPUs inferior à nossa expectativa anterior de 6 milhões de unidades de TPU 7 e TPU8i. Isso se deve a uma maior alocação para outros clientes". De acordo com a publicação, as unidades do TPU v7 da Google, apelidado de Ironwood, foram reduzidas de 3,2 milhões para 2,7 milhões, com a Broadcom reduzindo sua produção total de wafers CoWoS para 2026 de 250.000 para 215.000.

O Google iniciou o desenvolvimento do seu TPU v1 em 2013 e o implementou internamente em 2015. O chip foi apresentado publicamente na Google I/O em maio de 2016 e disponibilizado a clientes externos de serviços em nuvem em 2018.

Em abril de 2026, a Broadcom declarou, em um documento regulatório, que havia firmado um Acordo de Longo Prazo com o Google para desenvolver e fornecer futuras gerações de suas TPUs, além de ter assinado um Acordo de Garantia de Fornecimento para fornecer "componentes de rede e outros" a serem utilizados nos racks de IA de próxima geração da Google até 2031.

Duas semanas após esse anúncio, o Google revelou a oitava geração de suas Unidades de Processamento Tensor (TPUs), composta por dois chips dedicados a cargas de trabalho de treino e inferência de IA.

Denominados TPU 8t (para treinamento) e TPU 8i (para inferência), o Google afirmou que o hardware foi concebido em parceria com a Google DeepMind e possui "arquiteturas criadas especificamente" para suportar o treinamento de modelos, o desenvolvimento de agentes e cargas de trabalho de inferência.

Na sequência da publicação dos resultados do primeiro trimestre de 2026 do hiperescala, o Google afirmou que planejava disponibilizar suas TPUs a um "grupo seleto de clientes" para implementação em seus próprios data centers.

*Texto traduzido e editado ao português por Bruno Faria