A IBM anunciou, em 25 de junho, um avanço significativo na indústria de semicondutores ao apresentar a primeira tecnologia de chip sub‑1 nanômetro do mundo, baseada em uma nova arquitetura de transistores no nó de 0,7 nm (7 ångströms). O marco ocorre em um momento em que o setor enfrenta limitações físicas para continuar a reduzir componentes.

O chip reúne cerca de 100 bilhões de transistores em uma área equivalente ao tamanho de uma unha, quase o dobro da densidade do chip de 2 nm revelado pela empresa em 2021. O resultado foi possível graças a inovações estruturais e de materiais, incluindo a arquitetura tridimensional nanostack.

Dados técnicos indicam que a tecnologia pode entregar até 50% mais desempenho ou 70% maior eficiência energética em comparação aos chips de 2 nm, com impacto potencial em aplicações como inteligência artificial generativa, infraestrutura de nuvem e dispositivos eletrônicos avançados.

Segundo Jay Gambetta, diretor da IBM Research, o desenvolvimento representa a transição da computação para uma escala próxima ao nível atômico e redefine a forma como os chips são construídos para ampliar a potência e a eficiência.

Pesquisadores da IBM desenvolveram uma nova arquitetura de transistores, chamada nanostack, considerada o primeiro design tridimensional baseado em nanosheets da indústria. A solução representa um avanço em relação à tecnologia atual, permitindo empilhar transistores verticalmente e integrar diferentes materiais em cada camada para otimizar o desempenho e a eficiência energética.

A empresa afirma que a arquitetura foi validada experimentalmente, com demonstrações de integração CMOS, de engenharia de canal duplo e de operação funcional de inversores, o que indica viabilidade física e capacidade de processamento real.

Em estudos apresentados na VLSI 2026, a IBM também mostrou que o nanostack possibilita um escalonamento de 40% em SRAM, o que pode favorecer dispositivos mais eficientes e preparados para cargas de trabalho de IA de alta demanda.

Com essa abordagem, a tecnologia lógica avança pela primeira vez para além do limite de 1 nm, entrando na chamada era do escalonamento em nível de Ångström. A IBM projeta que a nova arquitetura permitirá ao menos uma década adicional de evolução no desenvolvimento de semicondutores.

A IBM reforçou sua posição como referência em pesquisa e desenvolvimento de semicondutores ao anunciar mais um avanço tecnológico. A empresa, que há décadas lidera a criação de chips para sistemas de computação, incluindo o primeiro chip de 2 nm, segue investindo em inovações no silício, em hardware de IA e em processadores quânticos.

O trabalho é conduzido no centro de pesquisa em semicondutores de Albany, Nova York, que receberá em breve uma ferramenta de litografia EUV de alta abertura numérica, considerada essencial para o futuro do escalonamento lógico. Desenvolvida pela ASML, a tecnologia permite imprimir circuitos com maior precisão, viabilizando chips menores e mais potentes. IBM e parceiros como Lam Research, Tokyo Electron e SCREEN Semiconductor Solutions já utilizam processos de High NA EUV para produzir dispositivos funcionais.

A empresa também anunciou a criação da Anderon, a primeira fundição dedicada exclusivamente a wafers quânticos. A nova companhia, independente da IBM, pretende aproveitar a experiência acumulada em computação quântica para fortalecer a capacidade de fabricação dos Estados Unidos nesse segmento.

Com a expectativa de adoção inicial da arquitetura nanostack em nós com tamanho inferior a 1 nm, a IBM projeta que a tecnologia poderá chegar à produção industrial em aproximadamente 5 anos.