“Pode ser mais econômico construir grandes sistemas a partir de funções menores, que são empacotadas e interconectadas separadamente ", escreveu Gordon Moore em seu famoso artigo, Cramming more components onto integrated circuits, descrevendo o conceito que viria a ser conhecido como chiplets.

O artigo de Moore foi publicado em 1965. O conceito de chiplets não é novo, mesmo que o termo usado para descrever a tecnologia seja uma adoção mais recente.

Em um nível básico, os chips são minúsculos circuitos integrados com funções especializadas, que podem ser combinados para fazer circuitos integrados maiores que são embalados e vendidos como um único componente.

Ao contrário de um system-on-a-chip (SoC), que é monolítico e integra todos os componentes do sistema em uma única matriz de silício, os chiplets são modulares, compreendendo matrizes interconectadas menores que podem ser facilmente dimensionadas por meio da adição ou remoção de chiplets. Como resultado, eles fornecem uma série de benefícios em relação às matrizes monolíticas, incluindo maior flexibilidade, tempo de lançamento no mercado mais rápido, custos mais baixos e rendimentos aprimorados, e tiveram um ressurgimento da popularidade nos últimos anos.

No entanto, embora os chiplets possam permitir um uso mais eficiente dos recursos e melhor desempenho, ainda há uma grande desvantagem: seu design complexo de interconexão. Embora as empresas já tivessem tentado superar esse desafio, a verdadeira interoperabilidade estava em grande parte ausente.

É aí que entra o Universal Chiplet Interconnect Express (UCIe), criado por um consórcio de gigantes da indústria de chips em março de 2022 para estabelecer uma especificação aberta padronizada para interconexões entre chiplets.

Os principais motivadores para a padronização foram a necessidade de desempenho, eficiência de energia e capacidade de lidar com diferentes nós de processo, diz Debendra Das Sharma, membro sênior da Intel e presidente do consórcio UCIe desde o seu início.

Inicialmente fundado por 10 membros, incluindo a AMD, Arm, Microsoft, Qualcomm e TSMC, o consórcio agora tem 12 empresas promotoras e lista mais de 84 membros contribuintes em seu site.

"Se você olhar para o cenário da indústria, todo mundo está fazendo chiplets", diz Das Sharma. "Se você olhar para as ofertas de servidores, ofertas de GPU, ofertas de CPU, o que você quiser, todo mundo está fazendo chiplets e montando vários chiplets e empacotando-os e interconectando-os de alguma forma".

Das Sharma observa que há uma série de fatores cruciais sobre essa tendência, sendo o principal deles que os fabricantes de chips estão começando a atingir o limite de quanto podem cultivar uma matriz. “Há também a necessidade cada vez maior de desempenho e eficiência de energia".

"A necessidade é tal que você precisa de matrizes maiores, você precisa de mais funcionalidade saindo para o pacote", explica Das Sharma. "E a maneira de fazer isso é obter vários chips e conectá-los de alguma forma para fazer com que pareça um grande chip".

Outra razão pela qual os chiplets cresceram em popularidade é que eles fornecem às empresas a capacidade de criar soluções sob medida.

"Você pode misturar e combinar", diz Das Sharma. "Por exemplo, posso ter um acelerador de um determinado fornecedor de serviços em nuvem em minha oferta, mas outra pessoa pode querer um tipo diferente de acelerador e ainda querer que pareça um pacote de computação heterogêneo”.

"Você pode ter diferentes tipos de aceleradores, pode ter um número diferente de núcleos, diferentes quantidades de memória, todos atendendo a pessoas diferentes para diferentes usos. E os chips permitem que você faça isso. Você pode colocar dois desses, três do outro tipo, cinco de outra coisa, você pode fazer a mistura e combinar e obter sua própria solução”.

Das Sharma também explica que diferentes nodos de processo, usados na produção de chips, são melhores em coisas diferentes. A memória, por exemplo, é melhor produzida em seu próprio nodo de processo, separado da computação, enquanto a E/S pode ser produzida de forma mais eficaz em nodos menos avançados.

"Existem diferentes tipos de tecnologia de processo para diferentes tipos de uso", diz ele. "Não há razão para que você não possa colocar tudo em um dado, mas não vai funcionar muito bem. Então, essa é a outra razão pela qual as pessoas fazem chiplets”.

A especificação UCIe 1.0 foi lançada em março de 2022 e definiu a camada física, a pilha de protocolos, o modelo de software e os procedimentos de teste de conformidade. A especificação UCIe 1.1 foi lançada em agosto de 2023 e incluiu aprimoramentos de especificação arquitetônica, suporte simultâneo a vários protocolos e novos mapas de relevo em um esforço para reduzir os custos de empacotamento.

Um ano depois, em agosto de 2024, a especificação UCIe 2.0 foi lançada, trazendo consigo suporte para empacotamento 3D, soluções aprimoradas em nível de sistema, designs de pacotes otimizados e compatibilidade total com versões anteriores da UCIe 1.0.

O Dr. Ian Cutress, analista-chefe da More Than Moore, diz que, atualmente, há muito dinheiro indo para tecnologias relacionadas a chiplets, especialmente por meio de startups. No entanto, ele adverte que, embora possam oferecer grandes vantagens, os chips talvez não sejam a bala de prata que a indústria está procurando, e a UCIe é, na verdade, apenas uma parte de um quebra-cabeça muito maior.

"O que estamos falando é incrivelmente complexo e mais caro do que as tecnologias mais antigas que já existem, mas podem não ser padrões universais", diz Cutress.

"Embalagens avançadas são caras, chips de ponta são caros, juntá-los é caro, validar todo o conjunto é caro. Todo o conceito de chiplets, por si só, é difícil, porque se você tem um design feito de chiplets, qual é o controle? Qual deles está gerenciando o poder? Como você resfria? Qual é o ambiente térmico certo? Onde estão os pontos quentes? Qual é a validação? Todas essas são questões importantes, mas a UCIe ataca apenas uma coisa, e é assim que os chips se comunicam entre si? Todo o resto ainda precisa ser resolvido por quem está construindo o chip".

Ilusão de ótica

Embora a UCIe tenha sido criada em 2022, foi apenas nos anos mais recentes que os fornecedores de hardware começaram a lançar tecnologia com base nas especificações, em grande parte porque fornecedores como a Synopsys e a Cadence começaram a fornecer ofertas de IP.

O produto Synopsys, anunciado em setembro de 2024, consiste em uma solução UCIe IP completa, operando a até 40 Gbps, mais rápido que o padrão da indústria.

"Nossa contribuição ativa para o consórcio UCIe nos permitiu fornecer uma solução UCIe robusta que ajuda nossos clientes a desenvolver e otimizar com sucesso seus projetos de várias matrizes para sistemas de computação de IA de alto desempenho", disse Michael Posner, vice-presidente de gerenciamento de produtos IP da Synopsys, na época.

Das Sharma diz que um dos princípios do padrão UCIe é que ele deve alavancar as tecnologias de embalagem existentes. Como diferentes empresas têm suas próprias tecnologias de colisão, o padrão UCIe acomoda essas variações, com foco na definição da interconexão e na garantia da compatibilidade com os processos de fabricação existentes.

Ele também descreveu o consórcio como "voltado para o futuro" quando introduziu a especificação em 2022, com uma declaração proclamando que a óptica e a óptica co-empacotada seria o meio pelo qual as pessoas se comunicariam, porque oferece muita largura de banda dentro de um formato muito apertado.

"Se você olhar para a quantidade de largura de banda que oferecemos como UCIe, é muito", diz Das Sharma. "Nossos números de energia no UCIe são bastante baixos, então é uma combinação bastante boa no sentido de que vamos definir coisas na interface do UCIe, o que significa que você pode trazer sua tecnologia óptica, e não vamos restringi-lo sobre que tipo de tecnologia óptica ... queremos apenas definir uma interface comum no UCIe que funcione com qualquer tecnologia óptica".

A Ayar Labs é uma dessas empresas que já desenvolveu a tecnologia de interconexão óptica UCIe.

Revelada na Conferência de Comunicação por Fibra Óptica (OFC) de 2025 em San Francisco, a empresa descreve sua oferta como o primeiro chip de interconexão óptica UCIe do mundo.

Combinando fotônica de silício com processos de fabricação CMOS para suportar o uso de interconexões ópticas em um fator de forma de chiplet em pacotes de vários chips, o chiplet é alimentado pela fonte de luz SuperNova de 16 comprimentos de onda da Ayar Labs e é capaz de atingir largura de banda de 8 Tbps.

A empresa diz que sua compatibilidade com o padrão UCIe ajuda a criar um ecossistema mais acessível e econômico, simplificando a adoção de tecnologias ópticas avançadas necessárias para dimensionar cargas de trabalho de IA e, ao mesmo tempo, superar as limitações das interconexões tradicionais de cobre.

Além da empolgação de trabalhar ao lado dos membros do consórcio, Terry Thorn, vice-presidente de operações comerciais da Ayar Labs, diz que a empresa queria desenvolver tecnologia baseada em UCIe porque era um "caminho de crescimento muito natural para nós".

"O fato de muitas empresas estarem endossando e adotando a UCIe... Fazia muito sentido para nós irmos nessa direção. Então foi isso que fizemos".

A Ayar Labs gravou seu chiplet de interconexão óptica UCIe em 2024, com Thorn dizendo que, como resultado de fazer parte do consórcio, a empresa conseguiu trabalhar com várias empresas que também adotaram a tecnologia nas fases pré e pós-silício de seu desenvolvimento de chip.

Na fase pré-silício, ele disse que a Ayar Labs foi capaz de alinhar estruturas de bancada de teste com base nas especificações da UCIe para ver se seus chips funcionariam juntos quando voltassem das fábricas, enquanto o pós-silício - a fase em que a empresa está agora - emparelhou os chips e viu que eles estão se conectando como deveriam.

"Na verdade, isso não é simples de fazer se você não estiver trabalhando a partir de um padrão", diz ele.

"No lado da interface elétrica, se você vai construir uma óptica co-empacotada ou um sistema totalmente óptico, há muitas coisas que precisam ser consideradas para fazer isso, coisas como empacotar e testar”.

"Como você arquiteta e projeta a fonte de luz no sistema? Usamos uma fonte de luz externa, que nos permite fazer coisas em uma parte separada do rack, mas tudo isso deve ser considerado quando você começa a construir sistemas de IA totalmente habilitados opticamente".

Thorn diz que, como uma abordagem baseada em padrões, a UCIe traz grandes benefícios.

Ele continua: "Quando você olha para a adoção da UCIe nas empresas que se juntaram ao consórcio e o estão endossando, isso realmente facilita a adoção do ponto de vista do chiplet, de uma maneira realmente significativa, porque cada cliente pode ter algum nível de desempenho de chiplet ou personalização de chiplet que deseja, mas você ainda está voltando para essa interface padrão no lado elétrico, de modo que isso certamente ajuda você a atender às necessidades deles".

Apesar de uma série de anúncios focados na UCIe feitos na esteira do OFC - a Lightmatter também lançou interconexões fotônicas na OCP que "usam uma interface interoperável padrão UCIe die-to-die para facilitar arquiteturas escaláveis baseadas em chiplets" - Cutress diz que o movimento em direção a interconexões ópticas não será necessariamente um grande impulsionador da tecnologia UCIe no futuro imediato.

"A óptica por si só não amplifica a UCIe de forma alguma; no entanto, o UCIe pode amplificar a óptica de médio a longo prazo", diz ele.

"A razão é que a indústria óptica, especialmente a óptica co-empacotada, ainda é bastante incipiente. Tenho alguns clientes neste espaço, e você sabe que todos estão dizendo que 2027-2029 é mais o período de tempo que eles estão almejando, mas para óticas não UCIe”.

"O que a UCIe traz para a mesa é que, com a maioria das soluções ópticas, seja chip a chip ou chip à memória, você precisa conectar o ASIC, seu chip de IA, a um mecanismo óptico, e uma das maneiras de se conectar a esse mecanismo óptico é através do UCIe".

Cutress diz que a maioria das implantações ópticas que já foram reveladas, como os switches da Nvidia ou os módulos de interconexão de data center da Marvell, não estão usando UCIe, mas dependem de protocolos proprietários.

"A UCIe ajuda a padronizar essa interface à medida que começamos a ter mais players no espaço óptico", acrescenta. "Existem empresas que projetam as conexões ópticas e outras empresas que projetam o AI ASIC e, em algum momento, elas precisam decidir quais conexões usarão se planejam trabalhar juntas”.

"Se ambos apoiarem a UCIe, então é uma vantagem. Mas a óptica ainda está um pouco distante e não é necessariamente um impulsionador da UCIe, embora a UCIe possa ajudar na adoção de óptica a médio e longo prazo na indústria".

A próxima especificação

Olhando para o futuro, Thorn diz que o primeiro esforço da Ayar Labs com a UCIe, o que é chamado de pacote padrão, será seu foco imediato, com uma oferta de pacote avançado direcionada para os próximos anos.

"Eu diria que em 2025 e em 2026 estamos realmente focados na abordagem do pacote padrão e no que podemos fazer com ele, e no que nossos parceiros podem fazer com ele, tanto pré-silício quanto pós-silício", diz ele. "Eu diria que no próximo ano, ano mais, nosso roteiro começa a olhar para 'como você implementaria e como posiciona o valor agregado do pacote avançado UCIe?”.

Enquanto isso, Das Sharma, que provoca que novas notícias da UCIe podem estar no horizonte – "a jornada continua e teremos algo emocionante para falar em breve" – diz que a cadência regular de lançamentos para novas especificações da UCIe tem sido em resposta à demanda.

Enquanto isso, Das Sharma, que provoca que novas notícias da UCIe podem estar no horizonte – "a jornada continua e teremos algo emocionante para falar em breve" – diz que a cadência regular de lançamentos para novas especificações da UCIe tem sido em resposta à demanda.

"Há muita demanda reprimida, mas, em geral, sempre tentamos fazer um lançamento de especificação com base na demanda real", explica ele. "E, invariavelmente, o que acontece é que temos mais solicitações do que podemos atender. Então, é sempre uma questão de priorizar as coisas. Algo sai agora, outra coisa vai sair um pouco mais tarde, e é isso que impulsiona a cadência. No momento, não temos escassez de ideias sobre o que fazer e o que perseguir, e todos sabemos que, neste negócio, não há momento de tédio”.

No entanto, Cutress diz que, embora espere ver muito mais demonstrações sobre a interoperabilidade da tecnologia no próximo ano, especialmente de startups e pequenas e médias empresas, ele não tem certeza de quando as empresas começarão a anunciar que o UCIe foi incorporado aos chips usados em produtos reais.

Embora empresas como a Nvidia, AMD e Intel tenham mostrado chiplets e protótipos que demonstraram a aplicação prática do UCIe, Cutress diz que empresas como Broadcom ou Marvell, que têm equipes de design ASIC construindo chips para hiperescaladores, nunca comentam sobre seus clientes ou falam sobre quais tecnologias são usadas dentro desses chips.

"A UCIe, por si só, não foi projetada para ser um órgão de marketing", diz ele. "O consórcio gostaria de falar sobre parceiros que forneceram soluções UCIe? Sim. Esses parceiros vão querer dizer a seus concorrentes que habilitaram isso, aquilo ou aquilo outro? Não”.

"É bem possível que existam tecnologias UCIe, talvez em algum caso de uso embarcado, ou algum dispositivo de rede que esteja realmente em um data center em algum lugar do Oriente Médio, mas não sabemos".

Sem querer especular sobre por que as empresas fazem certas coisas, Thorn diz que a falta de transparência em torno da implantação dessa tecnologia provavelmente está relacionada ao fato de que ainda é relativamente cedo para a UCIe.

"Eles querem ter certeza de que seus projetos têm o melhor desempenho que eles querem, e que podem fazê-lo em volume antes de dizerem qualquer coisa pública sobre isso. Essa é a minha suspeita", diz ele.

"Eu não sei, depende deles, mas [Ayar Labs] se conforta com o fato de que a maioria das conversas que temos estão se reunindo em torno da interface UCIe e do que está acontecendo nesse espaço".