Contenido Archivado

El siguiente contenido es de una versión anterior de este sitio web y es posible que no se muestre correctamente.
Paul Otellini, Presidente y Consejero Delegado de Intel Corporation,  y Dadi Perlmutter, vicepresidente ejecutivo y director general de Intel Architecture Group, han presentado en el discurso de apertura del Intel Developer Forum una gran cantidad de prestaciones nuevas o mejoradas en su segunda generación de procesadores Intel Core, nombre en código Sandy Bridge.

Nueva microarquitectura en el proceso de 32nm: la microarquitectura de la segunda generación de procesadores Intel Core es la primera de la compañía que se ofrece con la tecnología de proceso de 32 nm  y con la segunda generación de transistores de puerta de metal con high-k, para mejorar el rendimiento y reducir el consumo.

Siguiente generación de la tecnología Intel Turbo Boost: Un nuevo algoritmo calcula el promedio y gestiona el consumo y la capacidad térmica para optimizar el rendimiento.

Mejora de núcleos con una conexión de anillo innovadora: la microarquitectura de la segunda generación de procesadores Intel Core ofrece grandes avances en los núcleos, ya que se mejoran las conexiones gracias al empleo de una interconexión de anillo. La interconexión de anillo es un sistema de ancho de banda alto, modular, de baja latencia y dentro del mismo procesador para proporcionar conexiones entre los componentes del procesador. Permite una comunicación de alta velocidad y baja latencia entre los núcleos del procesador, los gráficos del procesador y otros componentes integrados como el controlador de memoria y la pantalla.

La siguiente generación de los procesadores Intel Xeon (con nombre código “Sandy Bridge”). Paul  Otellini demostró un servidor con doble procesador equipado con la siguiente generación de los procesadores Intel Xeon  para ejecutar un software para videoconferencia de Vidyo que utiliza los 32 hilos de ejecución disponibles en el sistema y que obtiene el máximo provecho del nuevo conjunto de instrucciones de AES (AESNI). La  siguiente generación de los procesadores Xeon  para servidores y estaciones de trabajo de 2 zócalos funciona con 8 núcleos y 16 hilos de ejecución por procesador y se estima que puede comenzar a producirse en la segunda mitad de 2011.