IBM ha logrado integrar y refrigerar con éxito dos módulos criogénicos en un único entorno, un avance que permitirá desarrollar la infraestructura necesaria para conectar cientos de chips cuánticos y avanzar hacia ordenadores cuánticos de mayor escala.

La arquitectura forma parte de la hoja de ruta de IBM hacia Quantum Starling, el sistema que la compañía prevé lanzar en 2029 y que aspira a convertirse en su primer ordenador cuántico tolerante a fallos.

Los dos módulos operativos superan conjuntamente los 2,4 metros de altura y anchura. Las primeras pruebas demostraron que pueden enfriarse hasta 4 kelvin en menos de cinco días y alcanzar posteriormente temperaturas inferiores a 15 milikelvin, necesarias para el funcionamiento de los procesadores cuánticos superconductores.

Más espacio para interconectar chips

Uno de los principales avances del nuevo diseño es el aumento del espacio disponible para el cableado. La cámara de vacío de cada módulo ofrece hasta 12 veces más espacio que los sistemas cuánticos de IBM utilizados actualmente, permitiendo incrementar las conexiones entre procesadores.

Los módulos incorporan además los L-couplers de IBM, diseñados para conectar chips cuánticos independientes y permitir que intercambien información como parte de un sistema de mayor tamaño.

La compañía prevé utilizar esta arquitectura para conectar múltiples procesadores y alcanzar, en 2027, al menos 1.000 qubits programables. A finales de este año instalará procesadores IBM Quantum Nighthawk en los módulos para ampliar las pruebas de rendimiento.

De cara a Quantum Starling, IBM espera que cada módulo pueda albergar miles de qubits.

El desarrollo aborda uno de los principales retos de la computación cuántica: pasar de procesadores individuales a sistemas escalables. Para ello, IBM está combinando nuevos diseños de hardware con tecnologías de corrección de errores y una infraestructura criogénica modular capaz de mantener grandes cantidades de qubits en condiciones extremas.

El avance supone así un paso más hacia una arquitectura cuántica escalable, en la que la capacidad de interconectar y refrigerar los procesadores será tan importante como el propio diseño de los chips.